PAT-NO:

JP408204556A

DOCUMENT-IDENTIFIER:

JP 08204556 A

TITLE:

PRESCALER AND PLL FREQUENCY SYNTHESIZER

CIRCUIT

PUBN-DATE:

August 9, 1996

INVENTOR - INFORMATION:

NAME

TAKEGAWA, KOUJI TAKAGI, MINORU

ASSIGNEE-INFORMATION:

NAME
FUJITSU LTD
FUJITSU VLSI LTD

COUNTRY

N/A N/A

APPL-NO:

JP07010120

APPL-DATE:

January 25, 1995

INT-CL (IPC): H03L007/197

ABSTRACT:

PURPOSE: To provide a <u>prescaler</u> which shortens the delay time of a module

signal for switching of the frequency division ratio of the prescaler.

CONSTITUTION: A prescaler 4 is provided with a count part 11, an extender

part 12, and a module control circuit 13. The count part 11 and the extender

part 12 not only output plural signals obtained by dividing the frequency of an

input signal fvco by different frequency division ratios but also are capable

of, the 2-modulus operation based on respective frequency division ratios and

another frequency division ratios obtained by adding a prescribed value to

respective frequency division ratios. A <u>multiplexer</u> 23 provided in the

extender part 12 selects one of plural output <u>signals</u> of the extender part 12

based on a select signal SW1 inputted from the outside and outputs this signal

as a frequency divided signal PD1. The module control circuit 13 switches the

modulus operation of the count part 11 and the extender part 12 in response to

a module signal MD inputted from the outside based on the frequency divided signal PD1.

COPYRIGHT: (C) 1996, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-204556

(43)公開日 平成8年(1996)8月9日

(51) Int.Cl.8

識別記号

庁内整理番号

FΙ

技術表示箇所

H03L 7/197

H03L 7/18

Δ

審査請求 未請求 請求項の数4 OL (全 15 頁)

(21)出願番号

(22)出願日

特願平7-10120

平成7年(1995) 1月25日

(71)出額人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(71)出願人 000237617

富士通ヴィエルエスアイ株式会社

愛知県春日井市高漢寺町2丁目1844番2

(72)発明者 竹川 功磁

愛知県春日井市高蔵寺町二丁目1844番2

富士通ヴィエルエスアイ株式会社内

(72)発明者 ▲高▼木 稔

愛知県春日井市高旗寺町二丁目1844番2

富士通ヴィエルエスアイ株式会社内

(74)代理人 弁理士 恩田 博宜


(54) 【発明の名称】 プリスケーラ及びPLL周波数シンセサイザ回路

(57)【要約】

【目的】プリスケーラの分周比を切り換えるためのモジュール信号の遅延時間を低減できるプリスケーラを提供することにある。

【構成】プリスケーラ4はカウント部11、エクステンダ部12、モジュール制御回路13を備える。カウント部11及びエクステンダ部12は入力信号fvcoを異なる分周比で分周した複数の信号を出力するとともに、各分周比及び各分周比に対して所定値を加えた分周比による2モジュラス動作が可能である。エクステンダ部12に備えられたマルチプレクサ23は外部から入力される選択信号SW1に基づいて、エクステンダ部12の複数の出力信号のうち1つを選択して分周信号PD1として出力する。モジュール制御回路13は分周信号PD1に基づいて外部から入力されるモジュール信号MDに応答してカウント部11及びエクステンダ部12のモジュラス動作を切り換える。

本発明の一実施例におけるプリスケーラを示す回路圏



【特許請求の範囲】

【請求項1】 外部から入力される入力信号をそれぞれ 異なる分周比で分周した複数の信号を出力するととも に、各分周比及び各分周比に対して所定値を加えた分周 比による2モジュラス動作が可能な分周回路と、

外部から入力される選択信号に基づいて、前記複数の出力信号のうちいずれか1つを選択して分周信号として出力するマルチプレクサと、

前記分周信号に基づいて外部から入力されるモジュール 信号に応答して前記分周回路のモジュラス動作を切り換 10 えるためのモジュール制御回路とを備えるプリスケー ラ。

【請求項2】 .前記分周回路は、複数段のフリップフロップを有し、前記入力信号を分周した信号を出力するとともに、前記モジュール信号に応答して分周比が前記所定値だけ変更されるカウンタ部と、

前記カウンタ部の出力信号を順次2分周した信号を出力 する複数段のフリップフロップを有するエクステンダ部 とを備える請求項1に記載のプリスケーラ。

【請求項3】 PLL制御部の出力信号をプリスケーラに入力信号として入力し、前記プリスケーラは前記入力信号を分周した分周信号を前記PLL制御部に出力し、前記プリスケーラは前記PLL制御部から出力されるモジュール信号に応答して分周比を変更した前記分周信号を前記PLL制御部に出力するPLL周波数シンセサイザ回路であって、

前記プリスケーラは、前記入力信号をそれぞれ異なる分 周比で分周した複数の信号を出力するとともに、各分周 比及び各分周比に対して所定値を加えた分周比による2 モジュラス動作が可能な分周回路と、

外部から入力される選択信号に基づいて、前記複数の出力信号のうちいずれか1つを選択して分周信号として出力するマルチプレクサと、

前記分周信号に基づいて外部から入力されるモジュール 信号に応答して前記分周回路のモジュラス動作を切り換えるだめのモジュール制御回路とを備えるPLL周波数シンセサイザ回路。

【請求項4】 前記プリスケーラと前記PLL制御部と は別チップで構成した請求項3に記載のPLL周波数シ ンセサイザ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は出力信号を負帰還させ、 出力信号の周波数を設定された周波数に一致させるよう に動作するPLL周波数シンセサイザ回路に関する。

【0002】近年、PLL周波数シンセサイザ回路は、例えば携帯電話、コードレス電話等の移動体通信機器に使用されており、その高速チューニング、すなわち、出力信号の周波数が設定周波数に固定されるまでに要する時間を短縮することが要求されている。

[0003]

【従来の技術】図6は従来のPLL周波数シンセサイザ 回路の一例を示す。水晶発振器41は水晶振動子の発振 に基づく固有周波数の発振信号fosc を基準分周器42 に出力する。基準分周器42は発振信号fosc を所定の 分周比で分周することにより基準信号frを生成し、同基準信号frを位相比較器47に出力する。比較分周器43は外部から設定される設定周波数に基づく分周比で入力信号fvcoを分周することにより比較信号fpを生成し、同比較信号fpを位相比較器47に出力する。

2

【0004】位相比較器47は前記基準信号frと比較信号fpとの周波数差及び位相差に応じてパルス幅が増減する位相差信号 φR, φPをチャージポンプ48に出力する。

【0005】チャージポンプ回路48は前記位相差信号 中R, 中Pに基づいた電圧信号Doをローパスフィルタ (LPF)49に出力する。この電圧信号Doは直流成分にパルス成分が含まれたものである。LPF49は前記電圧信号Doを平滑して高周波成分を除去した制御電圧信号VTをVCO50に出力する。そして、VCO50は前記制御電圧信号VTの電圧値に応じた周波数の周波数信号fvcoを出力し、この周波数信号fvcoは比較分周器43にも帰還される。

【0006】このような動作が繰り返し実行されることによって、基準信号frと比較信号fpの周波数及び位相がそれぞれ一致し、VCO50の周波数信号fvcoは最終的に基準信号frの通倍にロックされる。

【0007】このように構成されたPLL周波数シンセサイザ回路では、ロック状態から比較分周器43の設定 30 周波数を例えば引き下げるとその分周比も小さくなり、基準信号frと比較信号fpの周波数及び位相にずれが生じ、位相比較器47から位相差信号φR,φPが出力される。

【0008】そして、チャージポンプ48の電圧信号Doの直流成分が変動するとともにパルス成分が生じ、その電圧信号Doの電圧レベルに基づいて制御電圧信号VTの電圧レベルが下降する。やがて、LPF49の制御電圧信号VTの電圧レベルが新たな設定周波数に対応した電圧レベルに収束して周波数信号fvcoはロック状態に復帰する。

【0009】上記のようなPLL周波数シンセサイザ回路では、比較分周器43の設定周波数が変更されてから周波数信号fvcoの周波数が収束するまでのロックアップ時間を短縮するには基準信号frの周波数を高くする必要があり、基準信号frの周波数を高くした状態でチャネルセパレーションを向上させる必要がある。

【0010】このような要求を満足するために、前記比較分周器43をパルススワロウ方式としたものがある。 すなわち、パルススワロウ方式の比較分周器43はプリ 50 スケーラ44、プログラムカウンタ45及びスワロウカ ウンタ46を備える。プリスケーラ44は入力された信 号を分周比Pと分周比(P+X)とで分周する2モジュ ラス動作を行う。なお、分周比Xは正の整数又は負の整 数である。また、分周比Pは正の整数であり、分周比P は外部からの選択信号によって変更可能である。プリス ケーラ44は前記周波数信号fvco を入力し、周波数信 号fvco の周波数を分周比Pと分周比(P+X)とで分 周した分周信号PD0をプログラムカウンタ45及びス ワロウカウンタ46に出力する。

【0011】プログラムカウンタ45はプリスケーラ4 10 4の分周信号PDOを入力する。プログラムカウンタ4 5は外部から分周比Nを任意に設定可能であり、分周信 号PD0を設定された分周比Nで分周することにより比 較信号 f p を生成する。プログラムカウンタ45は比較 信号 f p を位相比較器 4 7 に出力するとともに、比較信 号fpをスワロウカウンタ46に起動信号として出力す る。

【0012】スワロウカウンタ46はプリスケーラ44 のモジュラス動作の切り換えを制御するためのモジュー ル信号MDをプリスケーラ44に出力するものである。 スワロウカウンタ46はプリスケーラ44の分周信号P DOのパルスをカウントしている間はLレベルのモジュ ール信号MDを出力する。プリスケーラ44はLレベル のモジュール信号MDに基づいて分周比(P+X)で周 波数信号 f vco を分周する。

【0013】また、スワロウカウンタ46が分周信号P DOのA(正の整数)個のパルスをカウントすると、H レベルのモジュール信号MDを出力するとともに、カウ ント動作を停止する。プリスケーラ44はHレベルのモ ジュール信号MDに基づいて分周比Pで周波数信号fvc 30 ο を分周する。

【0014】すなわち、上記PLL周波数シンセサイザ 回路では、プログラムカウンタ45がプリスケーラ44 の分周信号PDOをN分周する毎にスワロウカウンタ4 6が動作してプリスケーラ44の分周信号PD0のパル スをA個カウントする。従って、プリスケーラ44、プ ログラムカウンタ45及びスワロウカウンタ46を合わ せた比較分周器43の分周比DRは、

[0015]

【数1】 $DR=P\times N+A\times X$ で表される。これは、

[0016]

【数2】DR=P×(N-A)+(P+X)×A と等価である。すなわち、プリスケーラ44はスワロウ カウンタのカウント中には分周比(P+X)で分周動作 を行い、それ以外の期間には分周比Pで分周動作を行 Э.

【OO17】図7には前記分周比Xを1としたプリスケ ーラ44の詳細が示されている。 プリスケーラ44はカ ウンタ部51、エクステンダ部52及びOR回路53を 50 き、トグルFF61はクロック端子CKへの入力信号S

備える。カウンタ部51はバイポーラトランジスタで構 成されたフリップフロップ(以下、フリップフロップを 単にFFという) 55~57、OR回路54及びバッフ ァ58を備える。FF55のデータ端子DにはOR回路 54の出力信号が入力され、FF55のクロック端子C Kにはバッファ58を介して前記周波数信号fvco が入 力されている。FF55の出力端子バーQの出力信号S 11はエクステンダ部52に出力されている。

【0018】FF56のデータ端子Dには出力信号S1 1が入力され、クロック端子CKには前記バッファ58 を介して周波数信号 f vco が入力されている。FF56 の出力端子Qの出力信号S12は通常のデータFFの出 力信号であり、出力信号S12は前記OR回路54に出 力されている。出力信号S12は前記出力信号S11か ら周波数信号fvco の1パルス分遅れた信号となる。

【0019】FF57のデータ端子Dには前記出力信号 S12が入力され、クロック端子CKには前記バッファ 58を介して周波数信号fvco が入力されている。FF 57の制御端子Mにはモジュール制御信号MDCOが入 力されている。FF57の出力端子Qの出力信号S13 は前記〇R回路54に出力されている。モジュール制御 信号MDC OがHレベルのとき、出力信号S 1 3はLレ ベルとなり、モジュール制御信号MDCOがLレベルの とき、出力信号S13は通常のデータFFの出力とな る。

【0020】エクステンダ部52はトグルFF59、6 0、制御端子付きのトグルFF61.62及びバッファ 63を備えている。トグルFF59,60,61,62 はバイポーラトランジスタ構成のマスタースレーブ型で あり、それぞれクロック端子CKへの入力信号が変化し てから出力信号が変化するまでに遅延時間Td1を有す

【0021】トグルFF59のデータ端子Dはその出力 端子バーQに接続され、クロック端子CKには前記出力 信号S11が入力されている。トグルFF59は前記出 力信号S11の周波数を2分周し、出力信号S11のパ ルスを2つカウントする毎に1つのパルスを持つ出力信 号S14を出力端子Qから出力する。

【0022】トグルFF60のデータ端子Dはその出力 40 端子バーQに接続され、クロック端子CKには前記出力 信号S14が入力されている。トグルFF60は前記出 力信号S14の周波数を2分周し、出力信号S14のパ ルスを2つカウントする毎に1つのパルスを持つ出力信 号S15を出力端子Qから出力する。

【0023】トグルFF61のデータ端子Dはその出力 端子バーQに接続され、クロック端子CKには前記出力 信号S15が入力されている。トグルFF61は制御端 子SWを備え、その端子SWには外部から選択信号SW Oが入力されている。選択信号SWOがHレベルのと

15と同相の信号を出力する。選択信号SWOがLレベルのとき、トグルFF61は通常のトグルFFとして動作し、前記出力信号S15の周波数を2分周し、出力信号S15のパルスを2つカウントする毎に1つのパルスを持つ出力信号S16を出力端子Qから出力する。

【0024】トグルFF62のデータ端子Dはその出力端子バーQに接続され、クロック端子CKには前記出力信号S16が入力されている。トグルFF62は制御端子SWを備え、その端子SWには外部から選択信号SW0が入力されている。選択信号SW0がHレベルのとき、トグルFF62はクロック端子CKへの入力信号S16と同相の信号を出力する。選択信号SW0がレレベルのとき、トグルFF62は通常のトグルFFとして動作し、前記出力信号S16の周波数を2分周し、出力信号S16のパルスを2つカウントする毎に1つのパルスを持つ出力信号S17を出力端子Qからバッファ63に出力する。

【0025】バッファ63は出力信号S17を分周信号PD0として前記スワロウカウンタ46及びプログラムカウンタ45に出力する。OR回路53は前記出力信号S14、S15、S16、S17及び前記モジュール信号MDを入力し、これらの信号の論理和を取ったモジュール制御信号MDC0を前記FF57の制御端子Mに出力する。従って、出力信号S14、S15、S16、S17及びモジュール信号MDの少なくとも1つがHレベルである間にはモジュール制御信号MDC0はHレベルとなる。すべての出力信号S14、S15、S16、S17及びモジュール信号MDがしレベルになったときのみ、モジュール制御信号MDC0はLレベルとなる。

【0026】上記のように構成されたプリスケーラ44 30では、選択信号SWOがHレベルであると、出力信号S17は出力信号S15をトグルFF61,62の遅延時間だけ遅らせたものとなり、エクステンダ部52の分周比は4となる。このとき、スワロウカウンタ46からHレベルのモジュール信号MDが出力されていると、モジュール制御信号MDCOがHレベルとなり、FF57の出力信号S13はLレベルとなる。そのため、周波数信号fvco のパルスが4つカウントされる毎に1つのパルスを持つ出力信号S11が出力される。 40

【0027】この出力信号S11はエクステンダ部52により4分周されて分周信号PD0として出力される。 すなわち、分周信号PD0は周波数信号fvcoの周波数を16分周したものとなる。

【0028】また、選択信号SWOがHレベルのとき、 前記スワロウカウンタ46により分周信号PDOのパル スがカウントされている間はLレベルのモジュール信号 MDが出力される。従って、出力信号S14, S15, S16, S17がLレベルになると、モジュール制御信 号MDCOはLレベルとなる。プリスケーラ44が分周 50 6

を開始してから周波数信号fvcoの15個目のパルスでは出力信号S11はLレベルであり、出力信号S12はHレベルである。従って、周波数信号fvcoの16個目のパルスの立ち上がりエッジに基づいて出力信号S12はLレベルとなり、出力信号S13はHレベルに保持される。よって、OR回路54の出力はHレベルとなる。そのため、プリスケーラ44に周波数信号fvcoの17個目のパルスが入力されると、出力信号S11,S12,S13はすべてLレベルとなる。すわなち、モジュール制御信号MDC0がLレベルになると、分周信号PD0は周波数信号fvcoの周波数を17分周したものとなる。

【0029】一方、選択信号SW0がLレベルであると、トグルFF61、62はトグルFFとして動作するため、エクステンダ部52の分周比は16となる。このとき、スワロウカウンタ46からHレベルのモジュール信号MDが出力されていると、モジュール制御信号MDC0がHレベルとなり、FF57の出力信号S13はLレベルとなる。そのため、周波数信号fvcoはカウンタ部51により4分周され、周波数信号fvcoのパルスが4つカウントされる毎に1つのパルスを持つ出力信号S11が出力される。

【0030】この出力信号S11はエクステンダ部52により16分周されて分周信号PD0として出力される。すなわち、分周信号PD0は周波数信号fvcoの周波数を64分周したものとなる。

【0031】また、選択信号SWOがLレベルのとき、 前記スワロウカウンタ46により分周信号PDOのパル スがカウントされている間はしレベルのモジュール信号 MDが出力される。従って、出力信号S14, S15, S16, S17がLレベルになると、モジュール制御信 号MDC0はLレベルとなる。プリスケーラ44が分周 を開始してから周波数信号fvcoの63個目のパルスで は出力信号S11はLレベルであり、出力信号S12は Hレベルであり、出力信号S13はHレベルである。従 って、周波数信号fvcoの64個目のパルスの立ち上が りエッジに基づいて出力信号S12はLレベルとなり、 出力信号S13はHレベルに保持される。よって、OR 回路54の出力はHレベルとなる。そのため、プリスケ ーラ44に周波数信号 f vco の65個目のパルスが入力 されると、出力信号S11、S12、S13はすべてし レベルとなる。すわなち、モジュール制御信号MDCO がレレベルになると、分周信号PDOは周波数信号fvc の周波数を65分周したものとなる。

[0032]

【発明が解決しようとする課題】ところで、図8に示すようにプリスケーラ44の16分周から17分周への切り換わり時において、出力信号S14~S17がレレベルのときにモジュール信号MDがHレベルからレレベルに変化していないと、OR回路53からはレレベルのモ

20

ジュール制御信号MDCOが出力されない。この場合に は、プリスケーラ44の分周比は16のままとなり、分 周比が17となることはない。また、図9に示すように プリスケーラ44の17分周から16分周への切り換わ り時において、出力信号S14~S17がLレベルのと きにモジュール信号MDがLレベルからHレベルに変化 していないと、OR回路53からはHレベルのモジュー ル制御信号MDCOが出力されない。この場合には、プ リスケーラ44の分周比は17のままとなり、分周比が 16となることはない。

【0033】ところが、上記プリスケーラ44では16 分周及び17分周を行う場合にもエクステンダ部52の すべてのトグルFF59~62を通過した信号を分周信 号PDOとしているため、分周信号PDOの変化は出力 信号S11よりも4つ分のトグルFFの遅延時間4×T d1だけ遅れることとなる。また、モジュール信号MD はプリスケーラ44の外部に形成されたスワロウカウン タ46から比較的長い配線によりOR回路53に入力さ れるため、その配線による分周信号PDOの変化からの モジュール信号MDの遅延時間Td2が大きい。

【0034】従って、図8に示すようにプリスケーラ4 4の16分周から17分周への切り換わり時において、 モジュール信号MDがHレベルからLレベルに変化して からすべての出力信号S14~S17がLレベルとなる 時点までの動作マージンが小さくなる。 また、 図9に示 すようにプリスケーラ44の17分周から16分周への 切り換わり時において、モジュール信号MDがLレベル からHレベルに変化してからすべての出力信号S14~ S17がLレベルとなる時点までの動作マージンが小さ くなる。トグルFF59~62の各遅延時間Td1及び 30 遅延時間Td2は周波数信号fvcoの周波数に関係なく ほぼ一定である。そのため、周波数信号 f vco の周波数 が高くなると、この動作マージンがなくなって16分周 から17分周への切り換わり及び17分周から16分周 への切り換わりが行われなくなり、PLL周波数シンセ サイザ回路の動作の高速化を図る上で大きな問題とな

【0035】本発明は上記問題点を解決するためになさ れたものであって、その目的は、プリスケーラの分周比 を切り換えるためのモジュール信号の遅延時間を低減で きるプリスケーラを提供することにある。

【0036】また、本発明の別の目的は、より高速に動 作するPLL周波数シンセサイザ回路を提供することに ある。

[0037]

【課題を解決するための手段】上記目的を達成するた め、請求項1の発明は、図1に示すように分周回路1 1,12と、マルチプレクサ23と、モジュール制御回 路13とを備える。分周回路11,12は外部から入力 8

た複数の信号を出力するとともに、各分周比及び各分周 比に対して所定値を加えた分周比による2モジュラス動 作が可能である。マルチプレクサ23は外部から入力さ れる選択信号SW1に基づいて、複数の出力信号のうち いずれか1つを選択して分周信号PD1として出力す る。モジュール制御回路13は分周信号PD1に基づい て外部から入力されるモジュール信号MDに応答して分 周回路11,12のモジュラス動作を切り換える。

【0038】また、分周回路は、複数段のフリップフロ ップ15~17を有し、入力信号fvcoを分周した信号 S1を出力するとともに、モジュール信号MDに応答し て分周比が所定値だけ変更されるカウンタ部11と、カ ウンタ部11の出力信号S1を順次2分周した信号を出 力する複数段のフリップフロップ19~22を有するエ クステンダ部12とを備える。

【0039】請求項3の発明は、PLL制御部の出力信 号をプリスケーラ4に入力信号fvcoとして入力し、プ リスケーラ4は入力信号 fvco を分周した分周信号PD 1をPLL制御部に出力し、プリスケーラ4はPLL制 御部から出力されるモジュール信号MDに応答して分周 比を変更した分周信号PD1をPLL制御部に出力する PLL周波数シンセサイザ回路である。プリスケーラ4 は、入力信号 f vco をそれぞれ異なる分周比で分周した 複数の信号を出力するとともに、各分周比及び各分周比 に対して所定値を加えた分周比による2モジュラス動作 が可能な分周回路11,12と、外部から入力される選 択信号SW1に基づいて、複数の出力信号のうちいずれ か1つを選択して分周信号PD1として出力するマルチ プレクサ23と、分周信号PD1に基づいて外部から入 力されるモジュール信号MDに応答して分周回路11, 12のモジュラス動作を切り換えるためのモジュール制 御回路13とを備える。

【0040】また、プリスケーラ4とPLL制御部とは 別チップで構成される。

[0041]

【作用】請求項1及び2の発明では、入力信号fvcoを 異なる分周比で分周した複数の信号のうちいずれか1つ がマルチプレクサ23によって選択されて分周信号PD 1として出力され、この分周信号 PD1 に基づいて外部 からモジュール信号MDが入力される。そのため、モジ ュール信号MDには最小限の遅延時間のみが含まれるこ ととなり、このモジュール信号MDに応答してプリスケ ーラ4の分周比は確実に切り換えられる。

【0042】請求項3の発明では、PLL制御部の出力 信号がプリスケーラ4に入力信号 f vco として入力され る。プリスケーラ4からは入力信号 f vco を異なる分周 比で分周した複数の信号のうちいずれか1つがマルチプ レクサ23によって選択されて分周信号PD1として出 力され、この分周信号PD1に基づいてPLL制御部か される入力信号 f vco をそれぞれ異なる分周比で分周し 50 らモジュール信号MDが入力される。そのため、モジュ

ール信号MDには最小限の遅延時間のみが含まれることとなり、このモジュール信号MDに応答してプリスケーラ4の分周比は確実に切り換えられる。その結果、PLL周波数シンセサイザ回路の動作の高速化が可能となる。

[0043]

【実施例】以下、本発明を具体化した一実施例を図1~ 図5に従って説明する。図2には本実施例のPLL周波 数シンセサイザ回路が示されている。このPLL周波数 シンセサイザ回路は水晶発振器1、基準分周器2、比較 10 分周器3、位相比較器7、チャージポンプ回路8、ロー パスフィルタ(LPF)9及び電圧制御発振器(VC 〇)10を備える。比較分周器3はパルススワロウ方式 であり、プリスケーラ4、プログラムカウンタ5及びス ワロウカウンタ6を備える。本実施例では比較分周器3 を構成するプリスケーラ4以外の他の回路によってPL L制御部が構成されている。 PLL制御部の基準分周器 2、プログラムカウンタ5、スワロウカウンタ6、位相 比較器7、チャージポンプ回路8、VCO10は1つの チップTi1上に形成され、プリスケーラ4は別の独立 20 したチップTi2上に形成されている。水晶発振器1及 びLPF9はチップTi1に対して外付けされる。ま た、基準分周器2、プログラムカウンタ5、スワロウカ ウンタ6、位相比較器7及びチャージポンプ回路8は1 つのチップ上に形成されるとともに、プリスケーラ4は 別の独立したチップ上に形成され、水晶発振器1、LP F9及びVCO10が外付けされる場合もある。また、 基準分周器2、プログラムカウンタ5、スワロウカウン タ6、位相比較器7、チャージポンプ回路8及びプリス ケーラ4は1つのチップ上に形成され、水晶発振器1、 LPF9及びVCO10が外付けされる場合もある。ま た、基準分周器2、プログラムカウンタ5、スワロウカ ウンタ6、位相比較器7及びチャージポンプ回路8は1 つのチップ上に形成されるとともに、プリスケーラ4及 びVCO10が別のチップ上に形成され、水晶発振器1 及びLPF9が外付けされる場合もある。さらに、基準 分周器2、プログラムカウンタ5、スワロウカウンタ 6、位相比較器7、チャージポンプ回路8、VCO10 及びプリスケーラ4は1つのチップ上に形成され、水晶 発振器1及びLPF9が外付けされる場合もある。

【0044】水晶発振器1は水晶振動子の発振に基づく固有周波数の発振信号foscを基準分周器2に出力する。基準分周器2は発振信号foscを所定の分周比で分周することにより基準信号frを生成し、同基準信号frを位相比較器7に出力する。比較分周器3は外部から設定される設定周波数に基づく分周比で入力信号fvcoを分周することにより比較信号fpを生成し、同比較信号fpを位相比較器7に出力する。

【0045】位相比較器7は前記基準信号frと比較信 作してプリスケーラ4の分周信号PD1のパルスをA個号fpとの周波数差及び位相差に応じてパルス幅が増減 50 カウントする。従って、プリスケーラ4、プログラムカ

10

する位相差信号のR, のPをチャージポンプ8に出力する。チャージポンプ回路8は前記位相差信号のR, のPに基づいた電圧信号DoをLPF9に出力する。この電圧信号Doは直流成分にパルス成分が含まれたものである。LPF9は前記電圧信号Doを平滑して高周波成分を除去した制御電圧信号VTをVCO10に出力する。そして、VCO10は前記制御電圧信号VTの電圧値に応じた周波数の周波数信号fvcoを出力し、この周波数信号fvcoは比較分周器3にも帰還される。

【0046】このような動作が繰り返し実行されることによって、基準信号frと比較信号fpの周波数及び位相がそれぞれ一致し、VCO10の周波数信号fvcoは最終的に基準信号frの逓倍にロックされる。

【0047】比較分周器3はパルススワロウ方式であり、プリスケーラ4、プログラムカウンタ5及びスワロウカウンタ6を備える。プリスケーラ4は入力された信号を分周比Pと分周比(P+X)とで分周する2モジュラス動作を行う。なお、分周比Xは正の整数又は負の整数である。また、分周比Pは正の整数であり、分周比Pは外部からの選択信号によって変更可能である。プリスケーラ4は前記周波数信号fvcoを入力し、周波数信号fvcoの周波数を分周比Pと分周比(P+X)とで分周した分周信号PD1をプログラムカウンタ5及びスワロウカウンタ6に出力する。

【0048】プログラムカウンタ5はプリスケーラ4の分周信号PD1を入力する。プログラムカウンタ5は外部から分周比Nを任意に設定可能であり、分周信号PD1を設定された分周比Nで分周することにより比較信号fpを生成する。プログラムカウンタ5は比較信号fpを位相比較器7に出力するとともに、比較信号fpをスワロウカウンタ6に起動信号として出力する。

【0049】スワロウカウンタ6はプリスケーラ4のモジュラス動作の切り換えを制御するためのモジュール信号MDをプリスケーラ4に出力するものである。スワロウカウンタ6はプリスケーラ4の分周信号PD1のパルスをカウントしている間はLレベルのモジュール信号MDを出力する。プリスケーラ4はLレベルのモジュール信号MDに基づいて分周比(P+X)で周波数信号fvcoを分周する。

40 【0050】また、スワロウカウンタ6が分周信号PD 1のA(正の整数)個のパルスをカウントすると、Hレベルのモジュール信号MDを出力するとともに、カウント動作を停止する。プリスケーラ4はHレベルのモジュール信号MDに基づいて分周比Pで周波数信号fvcoを分周する。

【0051】すなわち、上記PLL周波数シンセサイザ 回路では、プログラムカウンタ5がプリスケーラ4の分 周信号PD1をN分周する毎にスワロウカウンタ6が動作してプリスケーラ4の分周信号PD1のパルスをA個カウントする。従って、プリスケーラ4、プログラムカ

ウンタ5及びスワロウカウンタ6を合わせた比較分周器 3の分周比DRは、

[0052]

【数3】DR=P×N+A×X で表される。これは、

[0053]

【数4】 $DR = P \times (N-A) + (P+X) \times A$ と等価である。すなわち、プリスケーラ4はスワロウカ ウンタのカウント中には分周比(P+X)で分周動作を 行い、それ以外の期間には分周比Pで分周動作を行う。 【0054】図1には前記分周比Xを1としたプリスケ ーラ4の詳細が示されている。プリスケーラ4はカウン 夕部11、エクステンダ部12及びモジュール制御回路 13を備える。カウンタ部11はバイポーラトランジス タで構成されたフリップフロップ(以下、フリップフロ ップを単にFFという) 15~17、OR回路14及び バッファ18を備える。FF15のデータ端子DにはO R回路14の出力信号が入力され、FF15のクロック 端子CKにはバッファ18を介して前記周波数信号fvc o が入力されている。FF15の出力端子バーQの出力 20 信号S1はエクステンダ部12に出力されている。

【0055】FF16のデータ端子Dには出力信号S1 が入力され、クロック端子CKには前記バッファ18を 介して周波数信号 f vco が入力されている。 FF16の 出力端子Qの出力信号Sでは通常のデータFFの出力信 号であり、出力信号S2は前記OR回路14に出力され ている。出力信号S2は前記出力信号S1から周波数信 号fvcoの1パルス分遅れた信号となる。

【0056】FF17のデータ端子Dには前記出力信号 S2が入力され、クロック端子CKには前記バッファ1 30 8を介して周波数信号fvco が入力されている。FF1 7の制御端子Mにはモジュール制御信号MDC1が入力 されている。FF17の出力端子Qの出力信号S3は前 記OR回路14に出力されている。モジュール制御信号 MDC1がHレベルのとき、出力信号S3はLレベルと なり、モジュール制御信号MDC1がLレベルのとき、 出力信号S3は通常のデータFFの出力となる。

【0057】エクステンダ部12はトグルFF19,2 0,21,22、マルチプレクサ23及びバッファ24 を備えている。トグルFF19~22はバイポーラトラ ンジスタ構成のマスタースレープ型であり、それぞれク ロック端子CKへの入力信号が変化してから出力信号が 変化するまでに遅延時間Td1を有する。

【0058】トグルFF19のデータ端子Dはその出力 端子バーQに接続され、クロック端子CKには前記出力 信号S1が入力されている。トグルFF19は前記出力 信号S1の周波数を2分周し、出力信号S1のパルスを 2つカウントする毎に1つのパルスを持つ出力信号S4 を出力端子Qから出力する。

12

端子バーQに接続され、クロック端子CKには前記出力 信号S4が入力されている。トグルFF20は前記出力 信号S4の周波数を2分周し、出力信号S4のパルスを 2つカウントする毎に1つのパルスを持つ出力信号S5 を出力端子Qから出力する。

【0060】トグルFF21のデータ端子Dはその出力 端子バーQに接続され、クロック端子CKには前記出力 信号S5が入力されている。トグルFF61は前記出力 信号S5の周波数を2分周し、出力信号S5のパルスを 2つカウントする毎に1つのパルスを持つ出力信号S6 を出力端子Qから出力する。

【0061】トグルFF22のデータ端子Dはその出力 端子バーQに接続され、クロック端子CKには前記出力 信号S6が入力されている。トグルFF22は前記出力 信号S6の周波数を2分周し、出力信号S6のパルスを 2つカウントする毎に1つのパルスを持つ出力信号S7 を出力端子Qからマルチプレクサ23に出力する。

【0062】マルチプレクサ23の入力端子D1には前 記出力信号S7が入力され、入力端子D2には前記出力 信号S5が入力されている。マルチプレクサ23は制御 端子SWを備え、その端子SWには外部から選択信号S W1が入力されている。マルチプレクサ23は選択信号 SW1のレベルに基づいて出力信号S5又はS7を選択 してその出力端子Qからバッファ24に出力する。すな わち、選択信号SW1がHレベルのとき、マルチプレク サ23は前記出力信号S5を選択して出力する。選択信 号SW1がLレベルのとき、マルチプレクサ23は前記 出力信号S7を選択して出力する。マルチプレクサ23 は選択した入力信号が変化してからその出力信号が変化 するまでに遅延時間Td3を有し、この遅延時間Td3 は前記トグルFF19~22の遅延時間Td1に比較し て、約2分の1である。

【0063】バッファ24はマルチプレクサ23から入 力した信号を分周信号PD1として前記スワロウカウン タ6及びプログラムカウンタ5に出力する。 モジュール 制御回路13はNOR回路25,26及びOR回路27 を備える。NOR回路25は前記選択信号SW1を入力 するとともに、前記トグルFF21の出力端子Qバーの 出力信号S6バーを入力している。従って、選択信号S W1がHレベルのとき、NOR回路25の出力信号は出 力信号S6バーのレベルに係わらずしレベルとなる。選 択信号SW1がLレベルのとき、NOR回路25の出力 信号は出力信号S6バーのレベルを反転したレベル、す なわち、前記出力信号S6となる。NOR回路26は前 記選択信号SW1を入力するとともに、前記トグルFF 22の出力端子Qバーの出力信号S7バーを入力してい る。従って、選択信号SW1がHレベルのとき、NOR 回路26の出力信号は出力信号S7バーのレベルに係わ らずLレベルとなる。選択信号SW1がLレベルのと

【0059】トグルFF20のデータ端子Dはその出力 50 き、NOR回路26の出力信号は出力信号S7バーのレ

ベルを反転したレベル、すなわち、前記出力信号S7と なる。

【0064】OR回路27は前記出力信号S4,S5、 前記モジュール信号MD及びNOR回路25,26の出 力信号を入力し、これらの信号の論理和を取ったモジュ ール制御信号MDC1を前記FF17の制御端子Mに出 力する。従って、出力信号S4, S5、モジュール信号 MD及びNOR回路25,26の出力信号の少なくとも 1つがHレベルである間にはモジュール制御信号MDC 1はHレベルとなる。これらすべての信号がLレベルに なったときのみ、モジュール制御信号MDC1はLレベ ルとなる。

【0065】上記のように構成されたプリスケーラ4で は、選択信号SW1がHレベルであると、マルチプレク サ23によってトグルFF20の出力信号S5が選択さ れてバッファ24から分周信号PD1として出力され る。そのため、エクステンダ部12の分周比は4とな る。このとき、スワロウカウンタ6からHレベルのモジ ュール信号MDが出力されていると、モジュール制御信 号MDC1がHレベルとなり、FF17の出力信号S3 20 はLレベルとなる。そのため、周波数信号fvco はカウ ンタ部11により4分周され、周波数信号fvco のパル スが4つカウントされる毎に1つのパルスを持つ出力信 **号S1が出力される。**

【0066】この出力信号S1はエクステンダ部12に より4分周されて分周信号PD1として出力される。す なわち、分周信号PD1は周波数信号fvco の周波数を 16分周したものとなる。

【0067】また、選択信号SW1がHレベルのとき、 前記スワロウカウンタ6により分周信号PD1のパルス 30 がカウントされている間はLレベルのモジュール信号M Dが出力される。選択信号SW1がHレベルであるた め、NOR回路25,26の出力信号はLレベルに固定 される。従って、出力信号S4, S5がLレベルになる と、モジュール制御信号MDC1はLレベルとなる。プ リスケーラ4が分周を開始してから周波数信号fvcoの 15個目のパルスでは出力信号S1はLレベルであり、 出力信号S2はHレベルであり、出力信号S3はHレベ ルである。従って、周波数信号fvcoの16個目のパル スの立ち上がりエッジに基づいて出力信号S2はLレベ 40 ルとなり、出力信号S3はHレベルに保持される。よっ て、OR回路14の出力はHレベルとなる。そのため、 プリスケーラ4に周波数信号fvcoの17個目のパルス が入力されると、出力信号S1, S2, S3はすべてし レベルとなる。すわなち、モジュール制御信号MDC1 がレレベルになると、分周信号PD1は周波数信号fvc o の周波数を17分周したものとなる。

【0068】一方、選択信号SW1がLレベルである と、マルチプレクサ23によってトグルFF22の出力 14

として出力される。そのため、エクステンダ部12の分 周比は16となる。このとき、スワロウカウンタ6から Hレベルのモジュール信号MDが出力されていると、モ ジュール制御信号MDC1がHレベルとなり、FF17 の出力信号S3はLレベルとなる。そのため、周波数信 号fvco はカウンタ部11により4分周され、周波数信 号 f vco のパルスが4つカウントされる毎に1つのパル スを持つ出力信号S1が出力される。

【0069】この出力信号S1はエクステンダ部12に より16分周されて分周信号PD1として出力される。 すなわち、分周信号PD1は周波数信号 f vco の周波数 を64分周したものとなる。

【0070】また、選択信号SW1がLレベルのとき、 前記スワロウカウンタ6により分周信号PD1のパルス がカウントされている間はLレベルのモジュール信号M Dが出力される。選択信号SW1がLレベルであるた め、NOR回路25, 26の出力信号はトグルFF2 1,22の出力信号S6,S7と同相となる。従って、 出力信号S4、S5、S6、S7がLレベルになると、 モジュール制御信号MDC1はLレベルとなる。プリス ケーラ4が分周を開始してから周波数信号 f vco の63 個目のパルスでは出力信号S1はLレベルであり、出力 信号S2はHレベルであり、出力信号S3はHレベルで ある。従って、周波数信号fvcoの64個目のパルスの 立ち上がりエッジに基づいて出力信号S2はLレベルと なり、出力信号S3はHレベルに保持される。よって、 OR回路14の出力はHレベルとなる。そのため、プリ スケーラ4に周波数信号 f vco の65個目のパルスが入 力されると、出力信号S1,S2,S3はすべてLレベ ルとなる。すわなち、モジュール制御信号MDC1がL レベルになると、分周信号PD1は周波数信号fvcoの 周波数を65分周したものとなる。このように本実施例 では、選択信号SW1のレベルに基づいてトグルFF2 0,22の出力信号S5,S7のいずれかを選択するマ ルチプレクサ23をエクステンダ部12に設けた。そし て、プリスケーラ4の16分周及び17分周において出 力信号S5をマルチプレクサ23によって選択して分周 信号PD1として出力している。そのため、分周信号P D1の変化は、出力信号S1よりもトグルFF19, 2 0の遅延時間2×Td1とマルチプレクサ23の遅延時 間Td3との合計だけ遅れることとなり、図7に示すプ リスケーラ44の16分周及び17分周における分周信 号PD0の遅延時間4×Td1と比較して低減すること ができる。このとき、モジュール信号MDはプリスケー ラ4の外部に形成されたスワロウカウンタ6から比較的 長い配線によりOR回路27に入力され、分周信号PD 1の変化からのモジュール信号MDの遅延時間Td2が ある。

【0071】従って、図3に示すようにプリスケーラ4 信号S7が選択されてバッファ24から分周信号PD1 50 の16分周から17分周への切り換わり時において、モ

ジュール信号MDがHレベルからLレベルに変化してか らモジュール制御信号MDC1がLレベルとなる時点、 すなわち、出力信号S4,S5がLレベルとなる時点ま での動作マージンを、前記プリスケーラ44の動作マー ジンと比較して大きくすることができる。また、図4に 示すようにプリスケーラ4の17分周から16分周への 切り換わり時において、モジュール信号MDがLレベル からHレベルに変化してからモジュール制御信号MDC 1がLレベルとなる時点までの動作マージンを、前記プ リスケーラ44のそれと比較して大きくすることができ 10 る。そのため、周波数信号 f vco の周波数を高くして も、モジュール制御信号MDC1の動作マージンを確保 でき、プリスケーラ4の誤動作を防止して16分周から 17分周への切り換わり及び17分周から16分周への 切り換わりを確実に行うことができる。よって、PLL 周波数シンセサイザ回路の動作の高速化を図ることが可 能となる。

【0072】なお、プリスケーラ4の64分周及び65 分周において出力信号S7をマルチプレクサ23によっ て選択して分周信号PD1として出力している。そのた 20 め、分周信号PD1の変化は、出力信号S1よりも4つ のトグルFF19~22の遅延時間4×Td1とマルチ プレクサ23の遅延時間Td3との合計だけ遅れること となる。この場合にはプリスケーラ4の分周信号PD1 の遅延時間は、図7のプリスケーラ44の分周信号PD 0の遅延時間よりも遅延時間Td3だけ長くなる。とこ ろが、図5に示すようにトグルFF19~22の出力信 号S4~S7が共にLレベルのとき、出力信号S4~S 7がHレベルからLレベルに変化するのは後段のFFの 出力信号ほど先であり、出力信号S4~S7がLレベル 30 からHレベルに変化するのは後段のFFの出力信号ほど 後である。そのため、プリスケーラ4の64分周及び6 5分周においてモジュール制御信号MDC1がLレベル となるまでの動作マージンは既に十分にある。

【0073】なお、本発明は次のように任意に変更して 具体化することも可能である。

(1)選択信号のレベルに基づいて選択する複数の分周 比の組み合わせを、16と64以外の任意の組み合わせ とすること。例えば、前記実施例におけるエクステンダ 部のトグルFFを5つとし、16分周である2段目のト 40 グルFFの出力信号と128分周である5段目のトグル FFの出力信号とを選択するようにする。この場合にも 前記実施例と同様の効果がある。

【0074】(2)上記実施例ではプリスケーラにおける分周比Pと分周比(P+X)の2モジュラス動作において分周比Xを1としたが、分周比Xを1以外の正の整数又は負の整数としてもよい。

【0075】上記の実施例から把握できる請求項以外の 技術的思想について、以下にその効果とともに記載す る。 16

(イ)前記モジュール信号MDは前記分周信号PD1に基づいて前記PLL制御部から出力される請求項3又は請求項4に記載のPLL周波数シンセサイザ回路。

【0076】(ロ)前記PLL制御部は、発振信号(fosc)を出力する水晶発振器(1)と、前記発振信号(fosc)を分周して基準信号(fr)を出力する基準分周器(2)と、前記基準信号(fr)と比較分周器(3)から出力される比較信号(fr)との位相差に応じた位相差信号(φR,φP)を出力する位相比較器(7)と、前記位相差信号(φR,φP)に応じた電圧信号(VT)の電圧値に応じた周波数の信号(fvco)を出力する電圧制御発振器(10)とを備える上記(イ)に記載のPLL周波数シンセサイザ回路。

[0077]

【発明の効果】以上詳述したように、請求項1及び2の発明によれば、モジュール信号の遅延時間を低減でき、このモジュール信号に応答してプリスケーラの分周比を確実に切り換えることができる。

【0078】請求項3の発明によれば、PLL周波数シ ② ンセサイザ回路の動作の高速化が可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例におけるプリスケーラを示す 回路図

【図2】一実施例のPLL周波数シンセサイザ回路を示 すブロック図

【図3】図1のプリスケーラの作用を示すタイムチャー

【図4】図1のプリスケーラの作用を示すタイムチャート

0 【図5】図1のプリスケーラの作用を示すタイムチャー ト

【図6】従来のPLL周波数シンセサイザ回路を示すブロック図

【図7】図6のプリスケーラを示す回路図

【図8】図6のプリスケーラの作用を示すタイムチャート

【図9】図6のプリスケーラの作用を示すタイムチャー

【符号の説明】

- 0 1 PLL制御部を構成する水晶発振器
 - 2 PLL制御部を構成する基準分周器
 - 4 プリスケーラ
 - 7 PLL制御部を構成する位相比較器
 - 8 PLL制御部を構成するチャージポンプ回路
 - 9 PLL制御部を構成するローパスフィルタ(LPF)
 - 10 PLL制御部を構成する電圧制御発振器 (VC

0)

- 11 分周回路を構成するカウント部
- 50 12 分周回路を構成するエクステンダ部

17

13 モジュール制御回路 15~17,19~22 フリップフロップ

23 マルチプレクサ


f vco 入力信号としての周波数信号

MD モジュール信号

PD1 分周信号 S1~S7 出力信号 SW1 選択信号 Til, Ti2 チップ

【図1】


本発明の一実施例におけるプリスケーラを示す回路器




【図3】


18


【図2】 一実施例のPLL周波数シンセサイザ回路を示すブロック図





【図6】 従来のPLL周波数シンセサイザ回路を示すブロック図





5.13 5.13 5.13 5.14 5.14 5.15 5.15 5.15 5.16 6.10



